


## 실험11. 공통 컬렉터 증폭기

### ■ 실험 목적

- 소신호 공통 컬렉터 증폭기의 직류 바이어스 전압을 측정.
- 공통 이미터 증폭기의 전압이득을 구하고, 전압이득에 영향을 주는 요인을 조사.

### ■ 기본 이론 및 공식

- 공통 컬렉터 증폭기는 입력신호를 베이스 단자에 인가하며, 출력은 이미터에서 발생  
 ⇒ 출력신호의 레벨은 입력신호와 거의 같거나 작으며, 위상은 입력과 동상  
 ⇒ 출력이 입력을 쫓아간다는 의미에서 **이미터 폴로어(emitter follower)**
- 공통 컬렉터 증폭기는 입력 임피던스가 다른 BJT 증폭기회로(CE와 CB)보다 극대  
 ⇒ 부하저항의 크기가 작을 때 증폭기의 전압이득의 감소 방지  
 ⇒ 부하와 출력단 사이에 **버퍼증폭기(buffer amplifier)**로 사용



(1)  $A_v = \frac{v_{out}}{v_{in}} = \frac{R_e}{r_e' + R_e} \approx 1$  : 베이스-이미터 전압이득 ( $R_e = R_E \parallel R_L$ )

(3)  $r_e' \approx \frac{25\text{mV}}{I_E}$  : 트랜지스터의 교류 이미터 저항

(4)  $V_B = \left( \frac{R_2}{R_1 + R_2} \right) V_{CC}$  : Q점의 직류 베이스 전압 ( $\beta_{DC} R_E \gg R_2$ )

(5)  $V_E = V_B - V_{BE}$  : Q점의 직류 이미터 전압

(6)  $I_E = \frac{V_E}{R_E}$  : Q점의 직류 이미터 전류

■ 실험 순서

⊙ 부품 및 사용기기

품명	규격	수량	품명	규격	수량
트랜지스터	2N3904 (npn)	1	커패시터 (25V)	2.2 $\mu$ F	1
저항(1/4W)	68	1		100 $\mu$ F	1
	100	1	사용기기	직류 전원공급장치 DMM, 함수발생기 오실로스코프 브레드보드	각1
	1k	2			
	22k	1			
	27k	1			

⊙ 실험방법

- 함수발생기와 전원을 연결하지 말고 그림 11.1의 회로를 결선




그림 11.1 공통 컬렉터 증폭기(이미터 폴로어)

표 11.1 그림 11.1 회로의 실험결과

파라미터	측정값	기댓값	% 오차
$V_B$	V	8.27V	
$V_E$	V	7.57V	

2. 15V의 직류 전원을 공급하고 DMM으로  $V_B$ 와  $V_E$ 를 측정하여 표 11.1에 기록  
 ⇒  $V_{BE}=0.7V$ 로 하고 두 전압에 대한 기댓값을 구하여 표 11.1에 기록
3. 오실로스코프의 CH.1을 입력단자(함수발생기의 출력단자), CH.2를 출력단자에 연결  
 ⇒ 함수발생기의 사인과 출력 레벨을 0.2VPP, 주파수를 5kHz로 조정  
 ⇒ 출력 레벨은 입력 레벨과 거의 같으며, 위상은 동상
4. 실험순서 2에서 얻은  $V_E$ 의 측정값을 이용하여  $I_E$ 와  $r_e'$ 을 계산하여 표 11.2에 기록

표 11.2 실험순서 4의 실험결과

파라미터	계산값
$I_E$	mA
$r_e'$	$\Omega$

5. 오실로스코프로 부하저항  $R_L(1k\Omega)$  양단의 증폭기 출력의 교류 피크-피크 전압 측정  
 ⇒ 피크-피크 전압  $v_{in}$ 과  $v_{out}$ 을 측정,  $A_v$ 의 측정값을 계산하여 표 11.3에 기록  
 ⇒ 식 (2)를 사용하여 전압이득의 기댓값  $A_v$ 를 계산하여 표 11.3에 기록

표 11.3 실험순서 5와 6의 실험결과


부하저항	$v_{in}$	$v_{out}$	$A_v$ (측정값)	$A_v$ (기댓값)	% 오차
1k $\Omega$				0.993	
100 $\Omega$				0.965	
68 $\Omega$				0.951	

6. 부하저항  $R_L$ 을 표 11.3에 있는 100 $\Omega$ 과 68 $\Omega$ 으로 바꾸면서 실험순서 5를 반복  
 ⇒  $v_{in}$ 과  $v_{out}$ 을 측정하고  $A_v$ 의 측정값을 계산하여 표 11.3에 기록  
 ⇒ 부하저항이 감소하면 부하효과에 의해 증폭기 전압이득이 감소

## ■ PSpice 시뮬레이션

### ◎ 브리지 전파 정류회로

#### • 회로도



- 「New Project」를 실행하여 프로젝트명을 「Exp\_11\_1」로 설정하고 회로도면 작성
  - ⇒ 「Add Library」/「eval.olb」/「Q1」/「Q2N3904」, 「Vcc」/「VDC」/「15Vdc」
  - ⇒ 「Vin」/「VSIN」 : 「VOFF」/「0」, 「VAMPL」/「0.1」, 「FREQ」/「5k」
  - ⇒ 「R1」/「22k」, 「R2」/「27k」, 「Re」/「1k」, 「RL」/「68」, 「100」, 「1k」
  - ⇒ 「C1」/「2.2u」, 「C2」/「100u」, 「Ground」/「0/SOURCE」
  - ⇒ 「Place Net Alias」/「Vin, Vout, Vb, Ve」

#### • 시뮬레이션 조건

- 「New Simulation Profile」을 실행하여 시뮬레이션 해석의 종류 및 옵션을 설정
  - ⇒ 「Simulation Profile Name」/「Exp\_11\_1」로 지정

Analysis type	Options : General Settings	
Time Domain(Transient)	Run to time	600us
	Start saving data after	0
	Transient options : Maximum step size	1us

• 시뮬레이션 결과 및 고찰

- 「Voltage Marker」를 입력 단자와 출력 단자에 배치하고 시뮬레이션을 수행  
 ⇒ 「Trace」/「Evaluate Measurement」/「Max(V(Vout))-Min(V(Vout))」

부하저항	$v_{in}$	$v_{out}$	$A_v$
68 $\Omega$	200mV		
100 $\Omega$	200mV		
1k $\Omega$	200mV		

■ 복습문제

1. 공통 컬렉터 증폭기의 전압이득은?  
 (a) 1보다 크다.                      (b) 1과 같다.                      (c) 1보다 작다.
  
2. 공통 컬렉터 증폭기의 출력신호는 입력과 어느 정도의 위상차를 갖는가?  
 (a)  $0^\circ$                       (b)  $45^\circ$                       (c)  $90^\circ$                       (d)  $180^\circ$
  
3. 그림 11.1의 회로에서 부하저항  $R_L$ 이 커진다면 증폭기의 전압이득은?  
 (a) 증가한다.                      (b) 감소한다.                      (c) 거의 같게 유지된다.
  
4. 전압이득이 1에 가깝기 위해서는?  
 (a)  $R_L$ 이 없어야 한다.                      (b)  $R_L$ 이 단락되어야 한다.  
 (c)  $\beta$ 가 가능한 커야한다.                      (d)  $r_e'$ 이 가능한 작아야 한다.
  
5. 다음 중에서 공통 컬렉터 증폭기의 특성이 아닌 것은?  
 (a)  $0^\circ$ 의 위상편이                      (b) 전압이득이 1보다 작다.  
 (c) 출력을 이미터에서 얻는다.                      (d) 저입력 임피던스